! 电能质量监测系统的研究与设计(5)

华中科技大学硕士学位论文

图3-4 二阶低通滤波器电路原理图

该电路的输出输入关系为：UA2≈Ua1，其传递函数为：

H(s)=?R21 （3-5） 2R1C1C2R2R3s+(R2R3+R1R2+R1R3)C2s/R1+1

根据电压和电流的电路要求，可以适当的调节滑动变阻器变比，即可以改变放大倍数，通过选取合适的电阻电容参数，设置该滤波器的截止频率2.6kHz，通过仿真得到其波特图,如图3-5所示：

图3-5 无限增益滤波器波特图仿真结果

从图中可以看出，当幅值衰减到-3db时，对应的频率为2.536kHz，在其通带内幅值衰减较快，能够满足电路测试要求。

3.2.3 单端转差分电路

单端转差分电路是为了将单路信号转换为两路信号输出，目的是为了将输入的交

华中科技大学硕士学位论文流信号通过一定的变比关系式，使得其叠加于直流信号之上，并将这个直流信号和此叠加信号同时输入至AD转换单元，ADS8364接受此信号，并进行差分转换。在ADS8364中，2.5V电压电平被转换为数字信号0x0000；则该交流信号可以方便的转换为无符号的16进制数。电路图[33]如图3-6所示：

图3-6单端转差分电路电路图

参考电压REFV的值为2.5V,通过电路后，A0+端子和A0-端子的电压分别为：

UA0+=2.5+UA2/2 （3-6）

UA0?=2.5 （3-7）

将这两路信号同时送入到AD转换单元，AD接收差分信号，并进行转换，转换结果即为有效信号的一半，在程序中，对此数据进行处理时要记得乘以2倍才能够还原至原始信号。

3.3 准同步跟踪采样电路

同步跟踪采样是为了使采样信号的频率能够实时跟踪信号的变化却保持点数不变的采样，从而保证对每个周期都能等点数，为计算谐波和有效值提供可靠的依据。同步采样需要两部分电路组成，一部分是过零检测电路，完成的功能是将正弦信号转变为同频率的方波信号。另一部分是锁相倍频电路，完成的功能是将该方波信号转进行倍频，本系统中采用的是64点数采样，因而倍频信号的频率为3.2kHz的方波信号，将该信号送至ADS8364的采样引脚。本文中的过零检测电路可由比较器LM393来完成，锁相环电路由CD4046BCM和CD4040构成。

华中科技大学硕士学位论文

3.3.1 过零检测电路

过零检测电路如图3-7所示，它是为了将交流信号转换为方波信号，这样便能够将该方波信号直接送至DSP的CAP捕获单元，通过DSP捕获单元来捕捉相邻两个上升沿，配合设置通用定时器，这样便能够通过利用两个上升沿的技术间隔乘以定时器最小定时间隔，即可测得该信号的周期，进而测得频率。

图3-7过零检测电路

该电路的工作原理是利用迟滞比较器LM393，对其施加单端供电。通过在其同相端设置门限电压，这样当输入信号大于该门限电压时，比较器输出高电平，当输入信号小于该门限电压时，比较器输出低电平。即该电路可以输出0V和5V的方波信号。由于DSP的I/O口允许电平为3.3V,为了使得这个信号能够满足要求。通过在其输出端加3.3V稳压管便可以使其输出低电平0V和高电平3.3V的电压方波信号。通过示波器测试的过零转换信号如图3-8所示：

图3-8正弦波信号转换为方波示波器测试图

华中科技大学硕士学位论文

通过波形可以看出，示波器的时间扫描间隔为10ms，一个周期占用两个示波器格，信号周期为20ms，则频率为50Hz。可见该电路能够按照需求将正弦信号转换为方波信号。

3.3.2 模拟锁相环电路

本文中采用锁相环是为了实现同步倍频跟踪的目的，通过上节的过零检测电路，将输入的正弦信号调为同频率的方波信号，并将该方波信号送入锁相环电路，通过选取合理的参数，就可以使锁相环工作在所需要稳定的信号频率下，通过分频电路，即可以取出所需要的倍频信号。即采样频率为被测信号频率的整数64倍，从而实现对信号64点/周波的采样目的。

锁相环的基本原理是当某相电压频率fi经相位比较器PD输出方波信号，再经LP低通滤波器、压控振荡器VCO，输出f0为采样频率，f0经N分频后与fi比较，当分频后的频率和输入频率匹配时，输出的直流电压经过滤波将输出零电平，这时候锁相环即工作在锁定状态，此时满足时f0/N=fi，即f0=Nfi。由于锁相环的实时跟踪性，当被测信号fi变化时，电路能自动快速跟踪并锁定，始终满足f0=Nfi的关系。其基本原理框图如图3-9所示：

图3-9 锁相环原理框图

本文中所采用的锁相环芯片是CD4046BCM,它能够实现对某一特定的中心频率附近实现准确的锁相倍频功能。分频电路所采用的芯片是CD4040BC,由于锁相环电路外围参数非常讲究，出于能够准确倍频和减小信号杂波考虑，有必要介绍下该芯片的外围电路与中心频率之间的关系。参数选择的方法是根据数据手册上的供电、给定参考R1阻值、中心频率fo、和对应的电容值，其关系是如图3-10所示。确定相关的参数。

华中科技大学硕士学位论文

图3-10 锁相环中心频率与电压和电阻电容关系图

根据上述的选择原则，初步选取以中心频率约为50Hz的锁相环相关参数，然后利用给定其中的两个值，来通过小范围调节电容和电阻的值来调节中心频率，使其能够真正实现功能，在实际应用中，为了使锁相倍频后的信号较好，所采用的方法是提高滤波电路的阶数，本文中采用的是最常用的一阶低通滤波器。相关电路图如图3-11所示：

图3-11 模拟锁相环电路

CAP是由前级的过零检测电路输出的方波信号，通过CD4046BCM，因为需要64倍的倍频信号，在分频电路中连接Q6，即64分频，然后通过VCOUT将该倍频信号引出，与ADS8364相连，即可以完成同步跟踪采样的目的。

华中科技大学硕士学位论文

图3-12 硬件锁相环输出采样信号

图3-12是通过示波器测试的锁相环输出波形图。由图可以看出，利用硬件锁相环可以快速稳定的完成信号倍频跟踪的目的，从上面的示波器输出可以看出：采样信号为信号频率的64倍，说明硬件锁相环工作正常，能够满足要求。但是硬件锁相环电路并不是完美的，因为它不能对宽频带的任意频率进行锁相跟踪，只能对其中一个频率附近进行锁相倍频，这个中心频率值需根据上面的数据手册相关参数进行选择。

3.4 信号采样电路

信号经过电压、电流传感器隔离变换后进入A/D转换单元，并经过模拟信号调理环节，调整成适合A/D芯片的转换信号。A/D转换芯片ADS8364锁相倍频后发出采样控制信号脉冲，同时对6路信号进行64点/周波的采样。由于对各路信号的采样是同步的，可以准确的反映电压和电流间的相位关系。对6个通道采样结果的读取是可编程控制的，这样可以灵活的安排输入信号的顺序。本文中所采用的方法是：将DSP的片选信号CS01接至AD转换器的片选引脚，这将使得AD占用DSP的地址空间0x2000，然后将DSP的地址线和AD的选择通道相连即可以程控读取数据，具体内容下面将介绍[34]。

在介绍具体的工作原理和连接之前，本文现对ADS8364转换芯片进行简单介绍。它一款是高速、低功耗、六通道16 bit高速同步模数转换芯片，最高采样频率为250kHz。采用+5V工作电压，差分输入通道以及六个模数转换器、六个差分采样放大器，能够同时对六路信号进行转换。另外，在REFin和REFout引脚内部含有+2.5V参考

电压以及高速并行接口。ADS8364的六个模拟输入分为三组（A、B和C），每个输入端都有一个ADCS保持信号以用来保证及格通道能同时进行采样和转换。ADS8364的

华中科技大学硕士学位论文

差分输入可在-VREF和+VREF之间变化。它的六个十六位ADCS可以成对的同步工作。三个保持信号（HOLDA、HOLDB、HOLDC）可以启动制定通道的转换。当三个保持信号同时被选择时，其转换结果保存在六个寄存器中。对于每一个读操作，ADS8364军输出16位数据，地址/模式信号（A0,A1,A2）可以选择如何从ADS8364读取数据，也可以选择单通道、单周期或FIFO模式。在ADS8364的HOLDX保持至少20ns的低电平时间，转换开始，这个低电平可使各个通道的采样保持放大器同时处于保持状态从而使每个通道同时开始转换。转换结束后，AD引脚EOC会输出一个保持半个时钟周期的低电平，将EOC和DSP的INT0中断相连接，即可以利用中断的方式来读取AD转换的数据。具体的电路图[34]如图3-13所示：

图3-13 ADS8364原理图

由信号调理电路出来的信号经单端转差分电路，并将其送入ADS8364中，其中的A0、A1、B0、B1、C0、C1、分别是A相电压电流，B相电压电流，C相电压电流。VCOUT和HOLDX相连，是同步跟踪采样信号。D0~D15是数据通道，CS信号和DSP的CS01相连，对应的DSP的地址空间0x2000。通道选择A0~A2与DSP地址线

华中科技大学硕士学位论文

AX0~AX2相连，对应的地址空间为0x2000~0x2005。ADEOC是转换结束信号，将其与DSP的INT0相连，当转换结束后，DSP开始读取数据。

3.5 数据存储单元

存储单元分为两部分：数据存储单元和程序存储单元，数据存储单元采用的是芯片IS6IVL25616-10T，RAM的容量为256kbyter，6bit。程序存储单元采用芯片SST39VF400，FLASH的容量128kbyter,位数同为16bit。数据存储单元在电路上和DSP的CS67相连，占用的是DSP的起始地址空间0x100000。、分别与DSP的WR、RD相连。RAM完成数据缓存功能，将采集到的数据一部分送入数据处理单元，另一部分存入RAM单元，以供给采样数据监视和数据通讯，完成数据保持实时更新的目的。数据存储单元在电路上和DSP的CS67相连，占用的是DSP的起始地址空间0x100000。程序存储单元在电路上是和DSP的CS2相连，占用的是DSP的起始地址空间0x80000。WE、OE分别与DSP的WR、RD相连。程序编写完成后，先把程序烧写进FLASH，然后利用拷贝程序将其拷贝到内部RAM运行，可以大大提高程序运行速度，同时，由于FLASH空间较大，可以将一部分数据存储起来，以便做离线分析。存储单元电路如图3-14所示。

图3-14 数据存储单元和程序存储单元

华中科技大学硕士学位论文

3.6 DSP主电路

本文选择DSP也是在这一种背景下，由于它强大的能力不仅能满足系统对MCU级的要求，处理各种外围电路，也能满足在算法级的要求，这样的话，就可以利用其完成各种电能质量的算法，由于其运行速度快，处理能力强，所以成为本系统的选择